（想直接美国高防vps看GTX介绍的可略过以下文字）= = ！
记得前几个月最开始接手PCI-E传输图像的节点时，内心还是比较反对的，因为之前买了一本PCI-Express 体系结构导读（强烈推荐），对PCI-e有了基本的了解，PCI-e给我的第一感觉就是，这协议根本就学不会好吧，哈哈哈。可是出于学（还）习（要）就（打）要（工）自（赚）觉（钱）的想法，开始了不归路- -！
节点的基本概况都是基于PCI-e板卡实现的，实现两台服务器图像数据的传输，两边分别有一块PCI-e卡，内部用DDR存储，办卡之间用光纤传输，所以首先接触的就是光纤传输。GTX IP就成为了学习的重点。
第一次接触GTX 的时候，我相信很多人和我一样直接就百度 ? "xilinx GTX IP"? ，上手就要配置IP核，但是这样即便我按照例程配置完了IP之后，依旧感觉走马观花一样，对transceiver一样是一头雾水，尤其是时钟源，传输位宽的各种配置，更是让人头疼。最终跌跌撞撞的配置完IP，哇，终于可以用了，打开example design ,? 烧写到FPGA，或者是用ibert? 测试一下眼图看看光纤传输的质量，可是这一套下来依旧觉得 '空虚'（因为我本来就啥也没干，都是Xilinx帮忙做好了） ，本着早看晚看都得看的原则，我决定稍微多看点东西。
正文GT：吉比特收发器，即Gigabit Transveiver?
为什么大家见到还有GTP,GTH等等呢，因为不同系列对于GT的叫法不同，例如：
A7的GTP，V7的GTH，K7的GTX，还有少量V7的GTZ。他们之间区别在于最高的线速率不同，其中GTZ最大，接着是GTH,GTX，最后是GTP，但是结构都大体相同，因为我用的K7，所以就以K7为例介绍一下GTX Transceiver的结构。
以lmdc7K325T为参考：
由图中可知，k7系列Transceiver的总体结构由以下几个模块组成
4个GTX Quad每个Quad 含有四个CHANNELI/O,MMCM时钟列?GTX Quad 的具体组成如下图所示：
由4个GTXE2_CHANNEL原语和1个GTXE2_COMMON原语组成 。
GTXE2_CHANNEL原语包含一个CPLL（也就是Channel PLL），一个transmitter（发送器），以及一个receiver
（接收器）
GTXE2_COMMON原语包含一个LC-tank PLL (QPLL),即QUAD GTX公用的PLL。
下面是GTXE2_CHANNEL拓扑结构：
图中上半部分为Transmitter 结构，包括PCS和PMA
PCS(Physical Coding Sublayer)：即物理编码子层，包含8B/10B编解码、缓冲区、通道绑定和时钟修正等电路。
PMA(Physical Media Attachment)：即物理媒介适配层，包含高速串并转换PISO,SIPO、预/后加重、接收均衡以及时钟恢复等电路 。
以发送端为例说明数据处理大概过程：首先用户数据通过右侧的FPGA TX Interface接口接入8B/10B编码模块后，进入一个发送缓冲区Phase Adjust FIFO，该缓冲区主要功能是隔离PCS和PMA时钟域，解决速率匹配和相位差异等问题，然后经过serdes进行并串转换（PISO,parallel-in-serial-out），如果需要，还可以使用进阶功能（预加重，后加重）。
接收端与发送端相似，接收端缓冲区RX Elastic Buffer 还具有时钟纠正和通道绑定等功能，这种复杂功能后续再研究。
先介绍这么多，具体的时钟关系等有空再写.
（书中自有颜如玉）
78182594